B.4.1. Двухуровневая организация современных CISC-процессоров.

RISC-процессоры доказали свою состоятельность уже в начале 90-х годов XX века. К этому времени начался перевод большинства высокопроизводительных компьютеров (серверов) на RISC-архитектуру. Однако к тому времени накопилось большое количество программ, написанных для CISC-процессоров. Их перевод (перекомпиляция) для выполнения на RISC-процессоры заняло бы много времени (несколько десятилетий), поэтому фирмы производители традиционных CISC-процессоров придумали оригинальный способ решения этой проблемы. Они разделили процессор на две части. В первой части, названной ядром, был реализован оригинальный RISC-процессор. Он работал с высокой тактовой частотой, и мог обращаться только к кэш-памяти. Во второй же части располагался блок "перекодировки" CISC-инструкций в RISC-команды, выполняемых ядром микропроцессора. В ней также находились:

Таким образом на входе этот процессор получал набор инструкций традиционного CISC-компьютера, а выполнял вычисления как RISC-компьютер. Это, во-первых, позволило увеличить производительность компьютера, а во-вторых, появилась возможность введения дополнительных, потоковых инструкций, благодаря которым контейнер стал работать производительнее и уменьшилось время перевода CISC-инструкций в RISC-команды. Традиционные, "чистые CISC-процессоры" этого не могли достигнуть.

Примером таких процессоров могут служить процессоры Pentium Pro, Pentium II, Celeron, Pentium III, Pentium 4 корпорации Intel, AMD K5, K6 и K7 (Athlon) корпорации AMD, Intel Itanium II и некоторые другие.

 

Назад...   К оглавлению раздела   Далее...

=== *** === *** === *** ===

В настоящее время проект закрыт (в версии 1.00.3 alpha). Автор приносит извинения за прекрашение разработки.