Every people has right on left  
Chia ulo havas rajton sur levo  

Каждый человек имеет право на лево  
(Н. Фоменко)  

CopyLeft (L) Юрий А. Денисов  
(yudenisov)  
Все права защищены  

На уровне логических схем АЛУ состоит из логических элементов, сумматоров, триггеров и некоторых других элементов.

Логический элемент – электронная схема, реализующая элементарную переключающую функцию. [А.П. Заморин и др. Вычислительные машины, системы, комплексы. Справочник. – М.: Энергоатомиздат, 1985. – 264 с.: ил. – стр. 31.] При реализации функций переключения входные переменные соответствуют входным сигналам, а выходной сигнал представляет собой значение функции. Всего существует десять логических элементов, реализующих десять логических (элементарных или сложных) функций. Их определения находятся в таблице D.1.I. Реализацию же логических элементов смотри в разделе C.1.2.

Таблица D.1.I.

Реализуемые логические функции и обозначения логических элементов (Заморин, стр. 22.)

Логическая схема может реализовать сложную функцию алгебры логики, а может входить в состав другого функционального блока процессора (сумматора, дешифратора, регистра, триггера.)

Триггер – электронная схема с двумя устойчивыми состояниями, предназначенная для хранения одного бита информации. Триггер переходит из одного устойчивого состояния в другое при воздействии некоторого входного сигнала. Триггер имеет вход для установки в состояние 0 (X0) и в 1 (X1). На выходе выдается состояние триггера, которое выдается в прямом (Y) и в инверсном (Y1) виде. В компьютерах используют синхронизируемые и не синхронизируемые триггеры. Синхронизируемый триггер – это триггер, изменение состояния которого осуществляется только в момент подачи сигнала синхронизации V.

В зависимости от способа управления различают несколько типов триггеров: D- (с одним входом), RS- (с двумя входами), T- (со счетным входом), RST- (с двумя входами и счетным выходом) триггеры, и универсальные триггеры: JK- и DF-триггеры. Обозначение триггеров показано на рисунке D.1.1. [Заморин, рис. 1.1.стр. 21]

Триггеры, как правило, выполняются на логических элементах ИЛИ-НЕ, И-НЕ (рисунок D.1.2.) Если триггеры выполняются на логических элементах И-НЕ, то это триггеры с инверсным управлением; если на элементах ИЛИ-НЕ, то это триггеры с прямым управлением.

Рис. D.1.2. Схема реализации триггера - защелки на элементах И-НЕ (a) и ИЛИ-НЕ (b).

Триггер-защелка фиксирует состояние входного сигнала, поданного на один из его входов (рисунок D.1.2.)

Рис. D.1.3. Схема реализации RS-триггера на элементах И-НЕ.

RS-триггер – двухвходовый триггер с раздельными входами для установки в 0 или 1 (рисунок D.1.3.) При подачи единичного сигнала на вход R (-X0) триггер переходит в состояние 0 (Y=0, Y1=1), а при подачи на вход S (=X1) единичного сигнала – в состояние 1 (Y=1, Y1=0). Одновременная подача единичного сигнала на оба входа запрещена. Обычно RS-триггеры бывают синхронизируемыми (вход для синхронизации – V).

Рис. D.1.4. Схема реализации T-триггера.

T-триггер – одновходовый триггер со счетным входом: информация подается одновременно на два входа. При подаче сигнала состояние триггера меняется на противоположное (рисунок D.1.4.) Он, как правило, является не синхронизируемым, и позволяет не только хранить информацию, но и осуществлять сложение по модулю 2.

Рис. D.1.5. Схема реализации D-триггера.

D-триггер выполняет функцию задержки входного сигнала на один такт синхронизации (рисунок D.1.5.). Сигнал, появившийся на входе D (=X0) в момент времени T, задерживается в нем и появляется на выходе Y в момент времени T+1.

JK-триггер – двухвходовый триггер, допускающий раздельную установку состояния 0 и 1, а также смену текущего состояния (режим со счетным входом), осуществляемую при подаче на оба входа единичного сигнала. Вход K в этом триггере соответствует входу R (=X0) RS-триггера, а вход J – S (=X1).

DF-триггер – двухвходовый триггер, позволяющий по одному входу реализовать режим D-триггера, а по другому – модифицировать режим работы. Вход D соответствует X1, а F – X0. При F=0 DF-триггер сохраняет текущее состояние. Сигнал F=1 устанавливает триггер в состояние 0. При D=1 и F=1 триггер устанавливается в состояние 1.

Триггеры с неустойчивыми состояниями называются вибраторами. Схема с одним неустойчивым состоянием (триггер Шмидта, одновибратор) генерирует импульсный сигнал определенной длительности. Схема с двумя неустойчивыми состояниями называется мультивибратором и служит для генерации последовательности прямоугольных сигналов. Он используется тактовым генератором.

Рис. D.1.6. Реализация регистра.

Регистр – схема для приема, хранения и передачи n-разрядного блока данных Они используются для промежуточного хранения, сдвига, преобразования и инверсии данных. Регистры выполняются на триггерах и логических элементах. Их число и тип определяются разрядностью слова и назначением регистра. Если регистр не требует предварительного сброса данных (то есть установки всех его ячеек в ноль), то новые данные заменяют в нем старые. Схема регистра показана на рисунке D.1.6.

Рис. D.1.7. Реализация одноразрядного сумматора с переносом знака.

Сумматор – схема, выполняющая операцию арифметического сложения двух чисел. Различают одно- и многоразрядный (на всю длину суммируемых слов) сумматоры, полный сумматор (с приведением переносов) и полусумматор (с запоминанием переносов).

В зависимости от числа входов сумматоры бывают двухвходовыми и трехвходовыми. В двухвходовом одноразрядном сумматоре на вход подаются два разряда суммируемых чисел, а на выходе формируется результат сложения разрядов по модулю 2 и перенос в следующий разряд. В трехвходовом одноразрядном сумматоре на вход подаются два разряда суммируемых чисел и результат переноса из суммирования предыдущих разрядов, а на выходе – результат суммирования по модулю 2 и перенос в следующий разряд. Схема трехвходового сумматора показана на рисунке D.1.7.

Дешифратор – логическая схема, преобразующая входное n-разрядное двоичное слово в единичный сигнал на одном из 2^n входов. Обратную функцию выполняет схема, называемая шифратором. Дешифраторы широко используются в устройствах управления для управления работой микропроцессорами.

Назад...   К оглавлению раздела   Далее...