D.5.2. Регистры управления кэш-памятью в различных процессорах.

D.5.2.1. i486.

Для управления работой внутренней кэш-памятью используется бит CD, запрещающий кэш-память, и бит NW, запрещающий сквозную запись кэш-памяти. Оба эти бита находятся в регистре CR0.

В этом процессоре также содержатся три регистра проверки кэш-памяти: TR3-TR5.

Регистр данных TR3 содержит двойное слово для записи в буфер кэш-памяти, или двойное слово, полученное из буфера считывания кэш-памяти.

Регистр TR4 содержит биты достоверности и LRU, а также тэг.

Регистр управления TR5 содержит 7-битное поле выбора множества (из 128)Б двубитное поле выбора элемента и двубитное поле управления.

Функции, кодированные битами поля управления (ConTroL), приведены в таблице D.5.III.

Поле выбора элемента (ENT) – выбирает одну из четырех элементов во множестве (строк).

Поле выбора множества (SET SELect) выбирает одно из 128 множеств ("строк") в кэше.

Примечание: в регистр TR5 можно только записывать. Считать данные из него невозможно!

D.5.2.2. MC68020.

Кэш команд в микропроцессоре MC69020 имеет 64 строки. содержащей по 2 слова.

Для управления кэшем используются два 32-х разрядных регистра; CACR и CAAR. Отдельные биты CACR имеют значение:

E – разрешает работу кэша при E=1;

F – запрещает при F=1 сквозную запись;

CE – аннулирует при CE=1 содержимое одной из строк кэша (V=0), номер которой задается в CAAR.

C – аннулирует при C=1 содержимое всех строк кэша (иначе – очистка кэша, а все V:=0).

В регистре CAAR содержится индекс текущей строки кэша.

 

Назад...   К оглавлению раздела   Далее...

 

Гостевая книга Обсуждение в блоге. Отправить E-mail Автору проекта.

=== *** === *** === *** ===

В настоящее время проект закрыт (в версии 1.00.3 alpha). Автор приносит извинения за прекрашение разработки.

Hosted by uCoz