E. Управление памятью в защищенном режиме работы микропроцессоров x86.

E.0. Сегментна организация памяти в микропроцессорах i8086/88 и в реальном режиме работы микропоцессоров x86.

E.0.1. Базовые адреса и формирование линейных адресов.

E.1. Сегментация памяти в защищенном режиме.

E.1.1. Дескрипторные таблицы.

E.1.2. Селекторы.

E.1.3. Формирование линейного адреса.

E.1.4.Формат дескрипторной таблицы.

E.2. Страничная организация памяти. Виртуальная память.

E.2.1. Структура страниц.

E.2.2. Формирование адреса при страничном преобразовании.

E.3. Особенности страничной организации памяти в микропроцессоре Motorola MC68030.

E.3.1. Устройства управления памятью IMMU, DMMU RISС-микропроцессоров фирмы Motorola.

E.4. Уровни защиты.

E.4.1. Четырехуровневая система привилегий в микропроцессорах с архитектурой x86.

E.4.2. Передача управления между уровнями привилегий.

E.4.2.1. Подчиненные сегменты кода.

E.4.2.2. Шлюзы вызова.

 

На оглавление сайта   На оглавление выпуска     К следующему разделу...   Вперед...

 

Гостевая книга Обсуждение в блоге. Отправить E-mail Автору проекта.

=== *** === *** === *** ===

В настоящее время проект закрыт (в версии 1.3.0 beta). Автор приносит извинения за прекрашение разработки.

Hosted by uCoz