Every people has right on left Каждый человек имеет право на лево CopyLeft (L) Юрий А. Денисов E.3.1. Устройства управления памятью IMMU, DMMU RISС-микропроцессоров фирмы Motorola.Эти устройства осуществляют трансляцию адреса при выборке команд или данных. Они обеспечивают блочную, сегментную и страничную организацию памяти. Устройство DMMU также реализует протокол DS для многобайтного обмена процессора данными с внешними устройствами. Работа этих устройств осуществляется с помощью восьми пар регистров IBAT, DBAT, 16-ти сегментных регистров SR0-SR15 и регистра SDR1. Обращение к этим регистрам происходит только в режиме супервизора. Форматы содержимого этих регистров приведены на рисунке E.15. Рис. E.15. Форматы содержимого регистров управления памятью. Если в регистре управления MSR биты IT, DT имеют значение 0 (ноль), то трансляция адреса не выполняется (IMMU и DMMU отключены), и логический адрес A0-31 совпадает с физическим. Включение IMMU и/или DMMU производится путем записи в регистр MSR содержимого, в котором соответствующие биты IT и/или DT имеют значение 1. В этом случае сформированный адрес команд или данных воспринимается как логический адрес LA0-31, который с помощью IMMU или DMMU транслируется в физический адрес PA0-31, поступающего на адресную шину. Рассмотрим реализованные в IMMU и DMMU варианты адресной трансляции. Варианты адресной трансляции.
|
|
=== *** === *** === *** ===
Copyright (C) Юрий А. Денисов. 2000-2002 г.
В настоящее время проект закрыт (в версии 1.3.0 beta). Автор приносит извинения за прекрашение разработки.