Сегментная организация памяти присутствует в микропроцессорах корпораций Intel, AMD и Cyrix. Уже в модели i8086 присутствовали регистры сегментной адресации памяти – так называемые сегментные регистры. К ни относятся следующие регистры:

• сегментный регистр кода CS. Он определяет начало сегмента кода программы, выполняемой на микропроцессоре i8086. Используется пара: CS:IP.
• сегментный регистр стека SS. Он определяет начало сегмента стека. Используется пара SS:SP для адресации вершины стека.
• сегментные регистры данных DS и ES. Они адресуют начало сегментов данных программы. Обычно пара DS:SI адресует источник данных, а ES:DI – место их назначения.

Подробнее о сегментации памяти смотри в выпуске, посвященный памяти.

Автор хочет только отметить, что в идеологии Intel в программе, выполняющейся на процессоре i8086/88 и в реальном (однозадачном) режиме микропроцессора i80x86 одновременно могут быть доступны один сегмент кода, один сегмент стека и несколько (от двух в i8086 до четырех в i80386) сегментов данных. Так, в микропроцессоре i80386 появились дополнительные сегментные регистры FS и GS.

Все вышесказанное касалось микропроцессоров серии x86, функционирующих в R-режиме (реальном, однозадачном). Однако уже в микропроцессоре i80286 появился P-режим (защищенный, многозадачный). У этого режима появились свои регистры, о которых будет сказано ниже.

Назад...   К оглавлению раздела   Далее...

=== *** === *** === *** ===

Copyright © Юрий А. Денисов. 2000-2002 г.

В настоящее время проект закрыт (в версии 1.00.3 alpha). Автор приносит извинения за прекрашение разработки.