D.4.3.5. Регистры управления страничным разбиением памяти в микропроцессорах серии MC680x0.

Уже в системе на микропроцессорах MC68020 стало возможным организовывать страничное разбиение памяти с помощью специализированных микросхем. А уже в системах на микропроцессоре MC68030 этот модуль был включен в сам микропроцессор. Вследствие этого в него были введены следующие регистры:

CRP – содержит 64-х разрядный дескриптор базового адреса таблицы верхнего уровня (иначе говоря, адрес таблицы).

SRP – содержит тот же дескриптор для режима супервизора (для некоторых конфигураций).

TCR – регистр для задания конфигурации страничного разбиения.

TTR1, TTR0 – регистры "прозрачной" трансляции, позволяющие выделять блоки памяти, выбираемые без страничной адресации.

MMUSR – регистр "состояния" страничной памяти. В нем устанавливаются биты, позволяющие провести "диагностику" ошибок при работе со страничной памятью.

Вместо использования регистра MMUSR в MC68060 используются два других регистра:

PCR – регистр конфигурации процессора;

BUSCR – регистр конфигурации шины.

Конкретную реализацию и функционирование регистров MMU смотри ниже.

 

Назад...   К оглавлению раздела   Далее...

=== *** === *** === *** ===

В настоящее время проект закрыт (в версии 1.00.3 alpha). Автор приносит извинения за прекрашение разработки.